ソニー、DRAM層を加えた3層積層型CMOSセンサーを開発

新開発のDRAM積層の3層積層型CMOSイメージセンサー

ソニーは2月7日、業界初というDRAMを積層した3層構造の積層型CMOSイメージセンサーを開発発表した。スマートフォン向けとする1/2.3型・有効2,120万画素。Bayer配列カラーフィルターを採用している。

裏面照射型画素部分と信号処理回部分の2層からなる従来の積層型CMOSセンサーの中層に、さらにDRAMメモリーを積層。高速読み出しによるフォーカルプレーン歪みの低減や、フルHD/最大1,000fpsのスーパースローモーション撮影を可能とする。

従来の積層型CMOSイメージセンサー

高速読み出し実現のために、アナログ映像信号をデジタル変換する回路を4段構造に倍増。イメージセンサーから他のLSIに信号出力する際の速度制約も、信号をDRAMに一旦保存することで規格に合わせた速度で出力できるという。これらにより、1,930万画素の静止画1枚を従来比約4倍の1/120秒で読み出せるようになった。

なお、2015年発売のデジタルカメラ「RX100 IV」および「RX10 II」で初採用された1型の積層型CMOSセンサー「Exmor RS」は、裏面照射型CMOSセンサーと信号処理回路の2層積層型。信号処理回路の層に高速読み出しを実現するためのDRAMメモリーを組み込み、フォーカルプレーン歪みを抑えた電子シャッター撮影や、最高960fpsの動画撮影を実現した。